DK-DEV-5AGTD7NES，Arria V GT FPGA 开发板为低功耗开发和原型设计提供硬件平台

使用 Intel 的 5AGTFD7K3F40I5N 的参考设计

设计简介

DK-DEV-5AGTD7NES，Arria V GT FPGA 开发板提供了一个硬件平台，用于使用 Altera 的 Arria V GT FPGA 器件开发低功耗、高性能和逻辑密集型设计并对其进行原型设计。该板提供广泛的外设和存储器接口，以促进 Arria V GT FPGA 设计的开发

说明

DK-DEV-5AGTD7NES, Arria V GT FPGA Development Board provides a hardware platform for developing and prototyping low-power, high-performance and logic-intensive designs using Altera's Arria V GT FPGA device. The board provides a wide range of peripherals and memory interfaces to facilitate the development of Arria V GT FPGA designs

主要特色

Embedded System Type

FPGA
Family Name

Arria V GT

参考设计下载

JESD204B, DAC1658 HW reference design at 10G

相关器件

器件	类型	描述	数据手册
LTC2915CDDB-1#PBF	Supervisory Circuits	Processor Supervisor Adj/12V/5V/3.3V/2.5V/1.8V/1.5V/1.2V/1V 9 Active Low/Open Drain Automotive 8-Pin DFN EP T/R	点击下载
571FDB000159DGR	Controlled Oscillators	Oscillator VCXO 148.5MHz 1.5ppm (Tol) ±50ppm (Stability) LVDS 55% 2.5V 8-Pin SMD T/R	点击下载
CY7C68013A-56BAXCT	USB Interface ICs	Full Speed/High Speed USB Peripheral Controller USB 2.0 3.3V T/R 56-Pin FBGA	点击下载
LTC4412ESES6#PBF	OR Controllers	OR Controller P-channel Single 6-Pin TSOT-23	点击下载
LTC4357CDCB#TRMPBF	OR Controllers	OR Controller N-Channel Single Automotive 6-Pin DFN EP T/R	点击下载
TPS51200DRCR	Special Purpose Voltage Regulators	DDR Termination Regulator 2.375V to 3.5V 10-Pin VSON EP T/R	点击下载
LTC3880IUJ#PBF	DC to DC Controllers	DC/DC Cntrlr Dual-OUT Step Down 1000kHz Automotive 40-Pin QFN EP Tube	点击下载
LMH0384SQ/NOPB	Specialized Interfaces	HD/SD SDI Extended Reach and Configurable Adaptive Cable Equalizer Serial Interface 16-Pin WQFN EP T/R	点击下载
LMH0384SQX/NOPB	Specialized Interfaces	HD/SD SDI Extended Reach and Configurable Adaptive Cable Equalizer Serial Interface 16-Pin WQFN EP T/R	点击下载
LTC4352CDD#PBF	OR Controllers	OR Controller N-Channel Single Automotive 12-Pin DFN EP Tube	点击下载
571FDB000159DG	Controlled Oscillators	Oscillator VCXO 148.5MHz 1.5ppm (Tol) ±50ppm (Stability) LVDS 55% 2.5V 8-Pin SMD Tray	点击下载
EPM570GM100C5N	Complex Programmable Logic Devices - CPLDs	CPLD MAX® II Family 440 Macro Cells 201.1MHz 0.18um Technology 1.8V 100-Pin MBGA Tray	点击下载

群聊设计，与管理员及时沟通

欢迎加入EEWorld参考设计群，也许能碰到搞同一个设计的小伙伴，群聊设计经验和难点。入群方式：微信搜索“helloeeworld”或者扫描二维码，备注：参考设计，即可被拉入群。另外，如您在下载此设计遇到问题，也可以微信添加“helloeeworld”及时沟通。

网友评论

点击登录后，参与评论

版权和使用说明

DK-DEV-5AGTD7NES，Arria V GT FPGA 开发板为低功耗开发和原型设计提供硬件平台

使用 Intel 的 5AGTFD7K3F40I5N 的参考设计

说明

主要特色

EEWORLD参考设计中心