DAC 61周年 | 日观芯设携一站式数字后端签核平台重磅亮相

最新更新时间：2024-06-21

阅读数：

半导体行业观察" data-pluginname="mpprofile" data-signature="半导体深度原创媒体，百万读者共同关注。搜索公众号：半导体芯闻、半导体产业洞察，阅读更多原创内容">

????如果您希望可以时常见面，欢迎标星????收藏哦~

2024年6月23-27日，在一年一度的全球电子设计自动化盛会DAC（Design Automation Conference）上，面向来自世界各地的业内头部芯片设计厂商，作为EDA签核领域的后起之秀上海日观芯设自动化有限公司（Rigoron），届时将携全新升级的一站式数字后端签核工具系列重磅亮相61届DAC会议，并隆重发布并现场展示数字签核领域的一系列产品：

IC设计全流程管理软件RigorFlow 2.0
时序约束验证与管理软件RigorCons
静态时序分析软件RigorTime
物理验证及签核软件RigorDRC
功耗分析及签核软件RigorEMIR

与此同时，日观芯设还将宣布RigorFlow2.0芯片设计效率管理工具现已经成功进入批量商用阶段，而RigorCons时序约束验证与管理软件和RigorDRC 物理验证工具也正于业内领军芯片设计厂商的定点试用中。这些重大进展标志着上海日观芯设自动化有限公司在数字后端签核和芯片设计自动化领域的持续创新和发展。

RigorFlow是日观芯设旗下一款创新的管理芯片设计全流程的EDA/CAD软件，旨在解决集成电路（IC）设计流程中多种难题与痛点，并大幅提升IC设计工程师的工作效率以及开发团队整体管理效率。

此次亮相DAC的RigorFlow 2.0在其前身1.0版本的基础上，进行了全面升级，特别是强化了实时数据存储与可视化统计分析功能。这一新功能使用户能够直观地比较不同设计方案的性能和效率，进而制定出更加科学、高效的设计决策，显著提升项目成功率。

图1：RigorFlow2.0数据对比与可视化统计分析

RigorFlow2.0还为复杂的工作流程管理提供一整套完备系统，它包括了：运行状态监控管理器、清晰明了的图形化流程管理、多维度可视化统计分析、超大吞吐容量、先进的分布式架构、透明的团队协作。

另一方面，RigorDRC 也是我们推出的一款重要里程碑式的物理验证工具。它能够快速而准确地检测和纠正电路设计中的物理错误，支持互连线、单元/ 器件的设计规则检查等。具有支持先进工艺节点的能力、.运行效率高于国外同类工具，更适宜于处理超大规模的版图，包含友好的图形界面工具，便于设计者快速修复发现的设计违例之处。