最全讲解上下拉电阻

电子元器件在广义上分为有源器件和无源器件。

v211205-来自：大话硬件

有源器件需要电源（能量）才能实现其特定的功能，比如运算放大器在有输入信号的前提下，如果不提供电源，运算放大器无法实现其放大功能。

无源器件在工作时，不需要外加电源，只要输入信号就能正常工作，比如在信号线上串联33Ω的电阻，无论是否提供电源，只要有信号经过，电阻就能实现限流的作用。

对电源来说，运算放大器属于负载，电源提供电流让其正常工作，此时运算放大器在吸收电流。

对运算放大器来说，当它输出高电平，提供负载电流时，此时电流方向为负，称为拉电流；当它输出低电平，消耗负载电流，此时电流方向为正，称为灌电流。

在电子元器件间中，并不存在上拉电阻和下拉电阻这两种实体的电阻， 之所以这样称呼，原因是根据电阻不同使用的场景来定义的，其本质还是电阻。 就像去耦电容，耦合电容一样，也是根据其应用场合来取名，其本质还是电容。

上拉电阻的定义： 在某信号线上，通过电阻与一个固定的高电平VCC相接，使其电压在空闲状态保持在VCC电平，此时电阻被称为上拉电阻。

同理， 下拉电阻的定义： 将某信号线通过电阻接在固定的低电平GND上，使其空闲状态保持GND电平，此时的电阻被称为下拉电阻。

如下图所示，R1为上拉电阻，R2为下拉电阻。如果R1的阻值在上百K，能提供给信号线上负载电流非常小，对负载电容 充电比较慢， 此时电阻被称为 弱上 拉。

同理当下拉的电阻非常大时，导致下拉的速度比较缓慢，此时的电阻被称为 弱下拉 。 而当上下拉的电平可以提供较大的电流给芯片时，此时的电阻被称为是 强上拉或强下拉。

根据上拉电阻和下拉电阻的含义，最常见的几种用法如下。

（1）用在OC/OD门

所谓OC门就是 Open Collector ，集电极开路，如下图所示：

所谓 OD 门就是 Open Drain ，漏极开路，如下图所示。

当输入为高电平时，输出还是为低；输出为低电平时，输出电平为 VCC。 此时的 OC 门和 OD 门就具备了输出高、低电平的功能，而且电平被固定的钳位在VCC或者GND。

（2）用在按键电路

按键电路的工作原理是当按键未被按下和按下时电平取反，MCU通过检测到该管脚的信号电平被取反了，判断按键是否被按下。原理图如下：

当按键未被按下时，此时MCU的IO口检测到高电平；当按键被按下时，此时检测到低电平.上拉电阻是为了保证按键未被按下时处于一个固定的高电平。

（3）用在IIC总线

IIC总线上的上拉电阻是必须要增加的，为了保证空闲状态时，SDA和SCL都处于高电平。

当IIC协议用在电平是3.3V以上时，推荐使用4.7K的上拉电阻。当电压小于3.3V时，推荐使用2.2~3K左右的上拉电阻（经验值）。

（4）用在逻辑IC悬空的管脚

数字逻辑电路中由于内部逻辑门会同时开通和关断，SSN噪声相比一般的电路较大，管脚悬空就比较容易受到芯片内部和外界的电磁干扰，在数字电路中不用的输入脚都要接固定电平，通过推荐使用1k电阻接高电平或接地。

（5） 用在终端匹配

上下拉电阻经常用在高速电路中，进行终端匹配。 由于传输线的阻抗不连续会引起信号号的反射，导致波形出现过冲，回沟，振铃等现象。 因此，必须在传输上进行源端和终端的匹配。

终端匹配常规来说具有两种类型，并联端接和戴维南端接。

戴维南端接—— 戴维南端接也称为分压器端接，采用上拉电阻和下拉电阻同时接在终端上。优点是可以降低终端对源端驱动能力的要求，缺点是上下拉电阻都存在功耗。

当然，上下拉电阻 还有其他很多场合根据芯片的要求或者是电路的设计需要增加上下拉电阻。比如在电平转换电路中，可以使用上拉电阻进行电平之间的转换。

在单片机驱动类似LED的负载时，使用上拉电电阻可以提高I/O口的驱动能力。在三极管的BE之间增加下拉电阻，可以保证三极管在初试状态下处于稳定关断的状态。

（1） 从功耗消耗的角度

一般在数据手册中会提供Tr和Cs，N为总线上并联的器件个数和具体的使用场景有关，根据上面的参数，可以计算出上拉电阻的值。

本篇文章主要从四个方面对上下拉电阻进行的归纳和总结。拉电流和灌电流是两个经常容易混淆的概念，因此在文章开始就进行了说明。对于上下拉电阻的应用并不仅仅体现在文章中提到的5点。而在选型的时候，需要从多个角度考虑器件是否能满足电路的需求。

来 自： 大话硬件

---The end-- -

限时免费扫码进群，交流更多行业技术

推荐阅读 ▼

电池、电源

硬件文章精选

华为海思软硬件开发资料