AI Chiplet，物理空间受限，如何应对功耗问题与元器件设计布局挑战？

当前，AI与高性能计算并驱，高算力芯片应用领域逐步扩大，随之带来的 愈发显著的功耗问题与元器件设计挑战 ，特别是芯片功耗的急剧增加，但高密度封装环境中芯片布局空间却日益稀缺。 如何在Chiplet有限的物理空间内实现芯片之间的合理布局，同时进一步减小信号传输与电源分配网络（PDN）中的完整性损耗 ，成为了提升系统整体性能与效率的关键所在。

特别是在使用具有不同功能的高性能芯片，如GPU（图形处理器）时，因为工艺节点的不断缩小，恒定电压下运行以减少电阻压降、维持稳定的电流供应变得尤为重要。如何应对这一挑战，也是国产EDA（电子设计自动化）厂家中的领军企业 Xpeedic芯和半导体2024用户大会 众多上下游科技企业关心的重点！

借助芯和半导体举办的这一高端交流平台，村田制作所带来的主题演讲“ 助力AI芯片先进封装(PDN)解决方案 ” ，借助村田制作所在电子元件领域的深厚积累与创新技术， 针对PDN优化提出了一系列先进的解决方案及相关产品如“小型化元件”，“Low ESL陶瓷电容器”，“内嵌式电容基板”，”硅电容“等。 这些产品不仅能够有效降低电源路径上的损耗，提高能源转换效率，还能优化信号完整性，确保高速数据传输的准确无误。

芯和半导体与在全球元器件行业中占据领先地位的日本村田制作所，自建立起合作伙伴关系以来，一直紧跟EDA工具从芯片设计到系统设计分析升级的全球发展趋势。尤其在多物理分析和高速互连等领域，双方通过深刻的交流与合作，已形成了卓有成效的解决方案和成果。为了推动这一进程，芯和半导体与村田制作所决定携手并进，不仅在现有合作基础上进一步加强在器件、Chiplet和异构集成等技术层面的互联互通，还致力于探索更多创新性的合作模式。村田制作所愿意将这些宝贵的经验与先进的技术贡献给整个业界，通过共享其在PDN设计、材料科学、产品技术等方面的最新研究成果，助力其他芯片设计商与系统集成商在面临高算力芯片功耗与设计挑战时，能够找到更为高效、可靠的解决方案。通过促进业界内的技术交流与合作，村田制作所期待携手全球合作伙伴，共同推动半导体技术的进步，为构建更加高效、绿色、可持续的电子信息系统贡献力量。

了解更多信息或合作洽谈， 请联系： eileen.zhang@murata.com