S3C2440-SDRAM连线分析-电子工程世界

关于S3C2440与SDRAM、Nandflash、Norflash的连线分析，比较详细。

S3C2440 与SDRAM 的地址连线分析S3C2440 有27 根地址线ADDR[26:0]，8 根片选信号ngcs0-ngcs7,对应bank0-bank7，当访问bankx 的地址空间，ngcsx 引脚为低电平，选中外设。

2^27=2^7 * 2^10 * 2^10 = 128Mbyte

8*128Mbyte = 1Gbyte

所以S3C2440 总的寻址空间是1Gbyte。

市面上很少有32 位宽度的单片SDRAM，一般选择2 片16 位SDRAM 扩展得到32位SDRAM.

选择的SDARM 是HY57V561620F，4Mbit * 4bank *16，共32Mbyte。

首先了解下SDRAM 的寻址原理。

SDRAM 内部是一个存储阵列。可以把它想象成一个表格。和表格的检索原理一样，先指定行，再指定列，就可以准确找到所需要的存储单元。这个表格称为逻辑BANK。目前的SDRAM 基本都是4 个BANK。寻址的流程就是先指定BANK 地址，再指定行地址，最后指定列地址。这就是SDRAM 的寻址原理。

关键字：S3C2440 SDRAM 引用地址：S3C2440-SDRAM连线分析

上一篇：S3C2440驱动篇—RTC驱动分析
下一篇：porting minicom移植 to S3C2440

推荐阅读最新更新时间：2024-11-08 10:40

S3C2440的camera接口特性及WinCE 下的驱动

　　S3C2440是应用十分广泛且适用于嵌入式系统的一款嵌入式处理器。winCE 5．0／6．O是微软公司开发的一款专用于嵌入式系统的实时操作系统。其模块化设计使开发人员可以根据需求定制设备。目前，国内大部分OEM商都提供了对S3C2440的camera接口在WinCE5．O／6．0下的驱动支持。遗憾的是，目前国内OEM商提供的驱动仅限于对几款微型摄像头(如ov9650等)的驱动支持。当用户采用CCD摄像头作为图像采集的前端设备时，原来的驱动已经不能使用了，而CCD摄像头因其优越的性能，在监控领域扮演着主力军角色。本文从分析S3C2440的camera接口特性出发，详细介绍当摄像设备为CCD摄像头时，在WinCE 5．O／6．0操

[嵌入式]

S3C2440的七种模式之——未定义模式（去掉bl print1 bug解决）

现在做第一个实验，模拟未定义模式。未定义模式，是cpu遇到自己不能识别的指令时候做出的异常处理。 arm指令的机器码一定是按照某种规范要求的，不然你随意写一条指令，cpu不是都可以执行吗？在cpu没有定义该条指令含义的情况下，我们执行了这样未定义的指令，就会进入未定义异常。现在我们要模拟一个未定义异常，所以我们只要写出一个cpu无法识别的指令即可。在这之前，要明白一个道理，在内存中执行的机器码，只有0，1两个值，不同的指令被分解为不同的0,1信号的机器码。所以，我们在运行内存中存放一个32bit的值，这个值又恰恰是上图所不能表示的指令，那么这样，就可以测试未定义异常了。我们采用.word 关键字，.word ex

[单片机]

<font color='red'>S3C2440</font>的七种模式之——未定义模式（去掉bl print1 bug解决）

处理器外接SDRAM的控制技术介绍

　　现代的处理器(SoC)或DSP都内建有内存控制器，它是外部SDRAM、FLASH、EEPROM、SRAM……等内存的控制接口。但不同处理器内部的内存控制方式都不尽相同，而且它们的控制程序大部分都位于开机程序内，皆属于汇编语言，所以常令人不知所云。　　SDRAM的规格　　现代的处理器并不需要额外的外部器件，就可以直接将外部内存连接至处理器的脚位上。但是，在选择SDRAM时，还是必须考虑下列几项因素：　　● 工作电压　　● 最大的工作频率　　● 最大的记忆容量　　● I/O大小和排数(bank number) 　　● “列地址闪控(column address strobe;CAS)”的延迟

[嵌入式]

1.6.1_NOR_FLASH原理和硬件操作

录制的视频使用的是MX29LV800BBTC型号NOR FLASH芯片，S3C2440开发板上的是MX29LV16，但实际上它们的操作方法是一样的。 NOR FLASH可以像内存一样读，但是不可以像内存一样写，需要做一些特殊的操作来写。 NOR FLASH与NAND FLASH的比较就不列了，大致就是NOR FLASH的价格比较贵，容量比较小，但是稳定，NAND FLASH虽然便宜容量也大，但是没那么稳定，有位反转和坏块的风险，通常用来存储一些不那么重用或者对准确度要求不那么高的数据，比如视频监控数据。由于NOR FLASH可以像内存一样读，所以NOR FLASH有一个特点，就是可以excute in place（X

[单片机]

在DDR3 SDRAM存储器接口中使用调平技术

　　引言　　DDR3 SDRAM存储器体系结构提高了带宽，总线速率达到了600 Mbps至1.6 Gbps (300至800 MHz)，它采用1.5V工作，降低了功耗，90-nm工艺密度提高到2 Gbits。这一体系结构的确速率更快，容量更大，单位比特的功耗更低，但是怎样才能实现DDR3 SDRAM DIMM和FPGA的接口呢?调平技术是关键。如果FPGA I/O结构中没有直接内置调平功能，和DDR3 SDRAM DIMM的接口会非常复杂，成本也高，需要采用大量的外部元件。那么，什么是调平技术，这一技术为什么非常重要? 　　为提高信号完整性，实现更好的性能，JEDEC针对时钟和命令/数据总线定义了飞越(fly-by)匹配。飞越

[嵌入式]

SDRAM控制器的设备与VHDL实现

摘要：介绍了SDRAM的存储体结构、主要控制时序和基本操作命令，并且结合实际系统，给出了一种用FPGA实现的通用SDRAM控制器的方案。关键词：SDRAM 状态机存储 VHDL 在高速实时或者非实时信号处理系统当中，使用大容量存储器实现数据缓存是一个必不可少的环节，也是系统实现中的重点和难点之一。SDRAM（同步动态随机访问存储器）具有价格低廉、密度高、数据读写速度快的优点，从而成为数据缓存的首选存储介制裁。但是SDRAM存储体结构与RAM有较大差异，其控制时序和机制也较复杂，限制了SDRAM的使用。目前，虽然一些能家长微处理器提供了和SDRAM的透明接口，但其可扩展性和灵活性不够，难以满足现实系统的要求，限制了SDRA

[应用]

ALSA声卡10_从零编写之数据传输_学习笔记

1、引言（1）应用程序使用声卡的时候，数据流程是：应用程序把数据发送给驱动，驱动把数据发送给硬件声卡，声卡把数据转换成声音数据播放出去。（2）可以使用两种方式发送数据第一种：app发数据，等驱动处理完后再发下一段（处理完再发下一段就会导致声音会断断续续）第二种：应用程序不断地发数据，驱动程序不断地取数据，不断地发给硬件。解决了声音断续的问题，但是要创建一个非常大的缓冲区（在驱动程序里面申请的，称其为buffer）一个采样点的数据包括左声道数据和右声道数据这里hw_ptr是指针（更新是指指针向后移） 2、怎么写驱动(s3c2440_dma.c(platform)) （1）负责数据传输的是平台部分里面

[单片机]

S3C2440之串口

/* 名称：S3C2440之串口说明：S3C2440的串口，啊。并没有什么特殊的。稍微有点不同的就是，它有一个64字节的FIFO，相当于 C51和STM32中的输入输出缓冲。关于具体的使用，也是先配置端口为串口功能，然后配置串口的一些参数，如波特率、数据位等等。最后是通过中断或者轮询的方式从缓冲器（FIFO）中读取或写入数据。这里就不提供代码了，实验和韦东山嵌入式Linux开发中的代码差不多。（我去，改了半天，实验没跑出来，可能还把开发板弄坏了。）哎。 */

[单片机]

热门资源推荐
热门放大器推荐

小广播

S3C2440-SDRAM连线分析

设计资源 培训 开发板 精华推荐

设计资源培训开发板精华推荐