通用裸机-arm汇编和cpu运行模式

#define ACTLR_DODMBS_Pos                 10U                                     /*!< ACTLR: DODMBS Position */

#define ACTLR_DODMBS_Msk                 (1UL << ACTLR_DODMBS_Pos)               /*!< ACTLR: DODMBS Mask */

#define ACTLR_SMP_Pos                    6U                                      /*!< ACTLR: SMP Position */

#define ACTLR_SMP_Msk                    (1UL << ACTLR_SMP_Pos)                  /*!< ACTLR: SMP Mask */

/* CP15的CPACR寄存器

 * 参考资料：Cortex-A7 Technical ReferenceManua.pdf P115

 */

typedef union

{

  struct

  {

    uint32_t _reserved0:20;              /*!< bit: 0..19  Reserved */

    uint32_t cp10:2;                     /*!< bit:20..21  Access rights for coprocessor 10 */

    uint32_t cp11:2;                     /*!< bit:22..23  Access rights for coprocessor 11 */

    uint32_t _reserved1:6;               /*!< bit:24..29  Reserved */

    uint32_t D32DIS:1;                   /*!< bit:    30  Disable use of registers D16-D31 of the VFP register file */

    uint32_t ASEDIS:1;                   /*!< bit:    31  Disable Advanced SIMD Functionality */

  } b;                                   /*!< Structure used for bit  access */

  uint32_t w;                            /*!< Type      used for word access */

} CPACR_Type;

#define CPACR_ASEDIS_Pos                 31U                                    /*!< CPACR: ASEDIS Position */

#define CPACR_ASEDIS_Msk                 (1UL << CPACR_ASEDIS_Pos)              /*!< CPACR: ASEDIS Mask */

#define CPACR_D32DIS_Pos                 30U                                    /*!< CPACR: D32DIS Position */

#define CPACR_D32DIS_Msk                 (1UL << CPACR_D32DIS_Pos)              /*!< CPACR: D32DIS Mask */

#define CPACR_cp11_Pos                   22U                                    /*!< CPACR: cp11 Position */

#define CPACR_cp11_Msk                   (3UL << CPACR_cp11_Pos)                /*!< CPACR: cp11 Mask */

#define CPACR_cp10_Pos                   20U                                    /*!< CPACR: cp10 Position */

#define CPACR_cp10_Msk                   (3UL << CPACR_cp10_Pos)                /*!< CPACR: cp10 Mask */

/* CP15的DFSR寄存器

 * 参考资料：Cortex-A7 Technical ReferenceManua.pdf P128

 */

typedef union

{

  struct

  {

    uint32_t FS0:4;                      /*!< bit: 0.. 3  Fault Status bits bit 0-3 */

    uint32_t Domain:4;                   /*!< bit: 4.. 7  Fault on which domain */

    uint32_t _reserved0:2;               /*!< bit: 8.. 9  Reserved */

    uint32_t FS1:1;                      /*!< bit:    10  Fault Status bits bit 4 */

    uint32_t WnR:1;                      /*!< bit:    11  Write not Read bit */

    uint32_t ExT:1;                      /*!< bit:    12  External abort type */

    uint32_t CM:1;                       /*!< bit:    13  Cache maintenance fault */

    uint32_t _reserved1:18;              /*!< bit:14..31  Reserved */

  } b;                                   /*!< Structure used for bit  access */

  uint32_t w;                            /*!< Type      used for word access */

} DFSR_Type;

#define DFSR_CM_Pos                      13U                                    /*!< DFSR: CM Position */

#define DFSR_CM_Msk                      (1UL << DFSR_CM_Pos)                   /*!< DFSR: CM Mask */

#define DFSR_Ext_Pos                     12U                                    /*!< DFSR: Ext Position */

#define DFSR_Ext_Msk                     (1UL << DFSR_Ext_Pos)                  /*!< DFSR: Ext Mask */

#define DFSR_WnR_Pos                     11U                                    /*!< DFSR: WnR Position */

#define DFSR_WnR_Msk                     (1UL << DFSR_WnR_Pos)                  /*!< DFSR: WnR Mask */

#define DFSR_FS1_Pos                     10U                                    /*!< DFSR: FS1 Position */

#define DFSR_FS1_Msk                     (1UL << DFSR_FS1_Pos)                  /*!< DFSR: FS1 Mask */

#define DFSR_Domain_Pos                  4U                                     /*!< DFSR: Domain Position */

#define DFSR_Domain_Msk                  (0xFUL << DFSR_Domain_Pos)             /*!< DFSR: Domain Mask */

#define DFSR_FS0_Pos                     0U                                     /*!< DFSR: FS0 Position */

#define DFSR_FS0_Msk                     (0xFUL << DFSR_FS0_Pos)                /*!< DFSR: FS0 Mask */

/* CP15的IFSR寄存器 

 * 参考资料：Cortex-A7 Technical ReferenceManua.pdf P131

 */

typedef union

{

  struct

  {

    uint32_t FS0:4;                      /*!< bit: 0.. 3  Fault Status bits bit 0-3 */

    uint32_t _reserved0:6;               /*!< bit: 4.. 9  Reserved */

    uint32_t FS1:1;                      /*!< bit:    10  Fault Status bits bit 4 */

    uint32_t _reserved1:1;               /*!< bit:    11  Reserved */

    uint32_t ExT:1;                      /*!< bit:    12  External abort type */

    uint32_t _reserved2:19;              /*!< bit:13..31  Reserved */

  } b;                                   /*!< Structure used for bit  access */

  uint32_t w;                            /*!< Type      used for word access */

} IFSR_Type;

#define IFSR_ExT_Pos                     12U                                    /*!< IFSR: ExT Position */