S3C2440 存储器控制器分析-电子工程世界

首先说一下，S3C2440 存储器空间并不包括NAND FLASH ，NAND FLASH只是一个外设而已。

S3C2440存储器控制器的寻址范围是0~0x3fff ffff，共1G。这1G空间分为8个BANK,BANK0~BANK7。

在产品开发阶段，一般使用BANK0控制NOR FLASH，BANK6控制SDRAM;对于成品，则会去掉NOR FLASH，而将固件放在NAND FLASH上，SDRAM不变。

对于代码存储，如NOR FLASH，是没有必要访问到具体字节；而对于SDRAM，因为可能保存有字节变量，必须得支持访问到字节。这里就说一下，在32位总线宽度下，存储器控制器是如何访问SDRAM的字节的。

比如，使用两片16位的SDRAM组成32位宽度的数据总线。 S3C2440的地址线A0、A1不再使用， S3C2440提供了DQM0、 DQM1、 DQM2和 DQM3来选通某个字节（猜想： DQM0、 DQM1、 DQM2和 DQM3是由 A0、A1经内部译码器而得，这样可以节省外部元件）。再把SDRAM的行、列地址展开，再加上 SDRAM BANK的选择线，其实SDRAM就完全可以看做一片SRAM了。

关键字：S3C2440 存储器控制器引用地址：S3C2440 存储器控制器分析

上一篇：U--BOOT移植----S3C24X0_CLOCK_POWER和ICACHE_ENABLE、DCACHE_ENABLE函数
下一篇：谈谈ARM中断嵌套

推荐阅读最新更新时间：2024-11-02 09:00

s3c2440学习之路-010 sdram

1.主要原理 1.1基础知识做控制无非就是设置2440的寄存器，只有对寄存器中的那些参数有一定的感性认识可以明白为什么有这个参数，这个参数的实际意义何在。所以在学习SDRAM需要先补充一些基础知识，可以搜索 “高级进阶终极内存技术指南” ，这里面对SDRAM的工作原理、专用名词做了非常好的讲解。下面贴出我在阅读 “高级进阶终极内存技术指南” 时做的一些记录。 1，P-Bank 物理块，指的就是有多少个内存芯片 2，L-Bank 逻辑块，存储阵列， 1个P-Bank可以包含多个L-Bank 3，主要的引脚有： 1）片选信号，用来选择P-Bank 2）L-Bank地址信号，用来选择L-Bank 3）行/列地址 4）数

[单片机]

<font color='red'>s3c2440</font>学习之路-010 sdram

S3C2440启动方式研究

不管S3C2440的启动设备是什么，它都是从0x0000 0000地址开始执行程序的，所不同的是地址的映射不一样。基于S3C2440的嵌入式系统上电之后，需要首选选择启动设备，2440的启动方式选择是通过模式引脚OM1和OM0来配置的，如图1 所示为2440的启动方式选择说明：图1 S3C2440启动方式说明由上图可知，S3C2440支持两种启动模式：NAND和非NAND（这里是Nor Flash），具体采用的方式取决于OM0、OM1两个引脚的状态。 OM =00时，处理器从NAND Flash启动 OM =01时，处理器从16位宽度的ROM启动 OM =10时，处理器从32位宽度的ROM启动。 OM =11时，

[单片机]

S3C2440 实时时钟RTC

实时时钟（RTC）单元可以在当系统电源关闭后通过备用电池工作。RTC可以通过使用STRB/LDRB ARM操作发送8位二-十进制交换码（BCD）值数据给CPU。这些数据包括年、月、日、星期、时、分和秒的时间信息。 RTC 单元工作在外部32.768kHz晶振并且可以执行闹钟功能。 RTC操作比较简单，寄存器的设置在数据手册上写的很详细，就不写了，贴一个RTC代码，该程序参考了天翔的RTC程序代码，主要是他写的比较好，都模块化了，我修改了他的代码，有闹钟（利用蜂鸣器），在TQ2440 板子上能运行，程序功能：串口每秒显示一次时间并且LED1闪一次，在闹钟设置中，秒为20时，显示闹钟时间并蜂鸣器发声几秒钟。

[单片机]

<font color='red'>S3C2440</font> 实时时钟RTC

基于S3C2440数码相框

【参考】韦东山教学笔记 1. 程序框架 1.1 触摸屏: 主按线程,通过socket发给显示进程 --------------------------- 封装事件：ts线程按键线程 --------------------------- 操作系统封装的数据有: 时间类型(点击、上下左右移动) 位置速度幅度 1.2 显示放大(上) 缩小(下) 左边右边当前显示控制接收sochket libjpeg mmap ---------------------------------------- 内存内存内存内存内存 framebuffer ----------- LCD 2. 显示文字 2.1 文字编码方式

[单片机]

s3c2440裸机-内存控制器(四、SDRAM原理-cpu是如何访问sdram的)

1.SDRAM原理 black （1）SDRAM内部存储结构：（2）再看看与2440连接的SDRAM原理图： sdram引脚说明： A0-A12：地址总线 D0-D15:数据总线（位宽16,2片级联成位宽32） BA0-BA1:bank选择 nSCS：片选 nSRAS:行地址选择 nSCAS:列地址选择 nWE:写使能 SCLK:时钟 SCKE:时钟使能（3）SDRAM的地址范围：之前我们讲“二、不同位宽外设与CPU地址总线的连接”这一节的时候，我们留下了一个问题，SDRAM的地址范围是多少？我们知道地址范围肯定是base_addr + size。我们根据片选接了nGCS6，base_addr=0x3000,0

[单片机]

<font color='red'>s3c2440</font>裸机-内存<font color='red'>控制器</font>(四、SDRAM原理-cpu是如何访问sdram的)

基于S3C2440嵌入式系统主板的电磁兼容性设计

随着电子设备的频率越来越高，世界各国对电子产品电磁辐射标准的执行变得越来越严格，如何保证能在有限时间很好地在设计阶段发现并解决EMI／EMC问题非常重要，而PCB往往是一个电子系统的核心构成部分，一个经仔细电磁干扰设计的PCB板，能大幅度降低阻抗不匹配、传输线问题、信号互相耦合等现象引发的信号反射、延迟等线路不稳定因素，同时也可达到降低电磁辐射发射干扰，大大提高系统的稳定性和可靠性。本文将以嵌入式系统主板为平台，运用 EMIStream仿真软件，并采用源端串联端接阻抗的方法分析了解决嵌入式高速主板存在的电磁干扰问题。 1 电磁兼容性 1．1 电磁兼容和电磁干扰电磁兼容(electro magnetic

[嵌入式]

ARM-Linux s3c2440 之中断分析（一）

硬件篇： S3C2440 是arm920T架构，先温习一下s3c2440中的中断控制器原理和相关硬件构架。中断控制器(InterruptControler)： S3c2440A的中断控制器有60个中断源，如DMA中断，UART中断,IIC中断等，60个中断源在寄存器中用相应的位来表示。当有多个中断要求到来时，经过仲裁过程后，中断控制器向CPU请求FIQ或者IRQ中断。仲裁过程根据硬件中的优先级模块来决定，其结果最后写进中断未决(intterrupt pending)寄存器中，通过中断未决寄存器的值可以清楚哪个中断发生了。 S3c2440中断控制器流程图：挂起中断模式（InterruptMode）： AR

[单片机]

ARM-Linux <font color='red'>s3c2440</font> 之中断分析（一）

基于Linux NFS的Web数码相框设计

　　 O 引言　　随着数码相机和互联网的普及，越来越多的家庭拥有自己的媒体库。媒体库中既包含有自己拍摄的影像文件，也有从网络上下载的影像资料。然而展示影像资料的手段单一，主要通过PC来实现。因此未来构建以媒体库为中心的家庭多媒体网络，把多媒体资料在各式各样的家庭网络媒体终端上展示出来，将成为一种必然的趋势。媒体终端包括Web数码相框、网络数字电视等。　　Web数码相框的提出正是为了设计一种家庭嵌入式网络媒体终端，但目前市场上常见的数码相框的网络可扩展性差，本设计方案的提出正是为了能够弥补这方面的不足，提高网络可扩展性。并在本设计方案的基础上构建网络数字电视等其他多功能终端实体。　　 1 技术方案　　Web数

[嵌入式]

热门资源推荐
热门放大器推荐

小广播

S3C2440 存储器控制器分析

设计资源 培训 开发板 精华推荐

设计资源培训开发板精华推荐