Hydra布局及层次化设计规划解决方案

从容应对复杂的百万门级的设计，达到时序收敛  设计工程师在芯片设计过程中一定会遇到设计更改。在传统流程中，一旦RTL，时序和物理约束付诸实施，要想再对逻辑层次，预布局，物理模块的尺寸和形状，管脚的位置等等做些修改，必须要付出大量的手工工作。对于65nm及以下工艺的SOC设计来说，设计者需要一个自动的预布局方法，能够应对层次化设计中预布局的各个方面，减少费时费力的手工工作，预防出现新的错误---尤其是针对设计后期的设计更改—从而保证设计收敛。 Hydra是一款可自动交互的平面布局规划以及层次化



相关下载