赛灵思All Programmable SoC- Zynq 7000系列再度发力-处理性能

Vivado 设计套件加速C语言实现

随着Vivado 设计套件通用版本的发布，赛灵思还针对All Programmable 7系列 FPGA和Zynq?-7000 EPP SoC器件推出Vivado高层次综合（HLS）工具，继续延续其在电子系统级（ESL）设计领域的领先地位。Vivado HLS 将免费提供给目前保质期内的 ISE 设计套件DSP版本和系统版本的用户。设计人员通过将C、C++或System C代码综合到RTL中，能够快速探索出复杂算法的实现架构。Vivado HLS与系统生成器（System Generator）完美集成在一起，能够创建出快速仿真模型，支持视频、图像、雷达和基带无线电等应用的快速开发。Vivado HLS不仅能加速算法实现，还能将验证时间缩短多达1万倍，并通过支持RTL微架构探索改进系统性能。

　 Vivado IP集成器设计演示

快速集成设计环境概要

欢迎Vivado的一个快速演示，它是Xilinx新的设计套件，应用到7系列和以上的系列器件。

当你打开Vivado IDE集成设计环境的时候，你首先看到的是开始页，在右边是文档，方法指导手册和指引。
左边是向导，他指导你创建新的工程，包括如何从ISE 和Planahead工具迁移到Vivado。

创建一个新的工程后，Vivado IDE集成设计环境包含工程总结标签就打开了，这个标签给你有关你的工程信息，比如现在的状态，编译流程，设置，错误和警告信息。

顶层菜单和工具条给你访问到通用的功能。

[详细]

　 详解Vivado设计套件带来的益处

　　解决集成和实现的问题

　　“All Programmable”器件，将使设计团队不仅能够为他们的设计编程定制逻辑，而且也可以基于ARM?和赛灵思处理子系统、算法和I / O进行编程。总之，这是一个全面的系统级的器件。Steve Glaser说“未来“All Programmable”器件要比可编程逻辑设计更多。他们将是可编程的系统集成，投入的芯片越来越少，而集成的系统功能却越来越多。”

正是为了解决集成和实现的瓶颈，使用户能够充分利用这些“All-Programmable”器件的系统集成能力，赛灵思打造了全新Vivado设计套件。

...[详细]

　 Vivado 高层次综合演示

感谢你对Vivado HLS也就是XILINX’s 高层次综合解决方案有兴趣，这个解决方案综合c，c++和系统c代码成Verilog和VHDL RTL结构。

我们要说明基于c设计方法在图像处理算法实现的好处。

这个算法是工作在一张彩色图像，完成色彩变化后再进行边缘检测。
这个算法是测试不同的色彩变化，然后再进行边缘检测。
这个产生了迭代输出结果。这是个典型的原始应用场景。在这里设计者想去细调这个算法。

[详细]

　 Vivado集成设计环境演示

　　IDE 总体介绍

当打开 Vivado 工程后，会有一个工程概要，向您介绍工程的设置、警告和错误信息以及工程的一般状态。

源 源视图用于显示项目中的文件类型，比如硬件描述语言文件、约束文件、仿真文件和 IP。您可以使用源代码编辑器，在工作过程中添加或者创建源文件。

流程导航 左边的这个部分叫做流程导航器 (Flow Navigator)，用于控制编译流程和分析视图。它的组织方式与一般的开发流程一样。点击浏览器上的按钮可以执行流程，也可以加载处于某种特定状态的设计，用于查看和分析。 [详细]

　赛灵思 Vivado设计套件答疑

　　Vivado? 设计套件是什么？

为何要打造全新的工具套件而不是对 ISE 设计套件进行升级？

Vivado 工具能解决当前设计人员面临的哪些主要挑战？

最新环境相对于 ISE 设计套件14 生产力方面有何优势？

赛灵思是不是不再需要 ISE 设计套件了？...