简介
D触发器作为一种常见的数字电路存储器件,在适当时刻能够将输入信号锁存到输出端。它由几个逻辑门组合而成,广泛应用于时序控制、计数器等领域。
D触发器的工作原理
一个D触发器主要包含存储单元和控制单元两部分。存储单元由两个与非门(NAND)、一个反相器和一个双稳态触发器构成;控制单元由一个使能控制开关和一个时钟控制开关构成。当使能控制开关关闭、时钟控制开关打开时,输入信号(称为D)通过与非门按位异或后的结果进入双稳态触发器,并被锁存。随着时钟控制开关的变化,输出端的值不断更新,直到使能控制开关打开并停止更新。D触发器的真值表
D 时钟 Q(t)
0 ↑ 0
0 ↓ 0
1 ↑ 1
1 ↓ 1
其中,D表示输入信号,时钟为触发器的控制开关,Q(t)表示输出端的电平状态。在上升沿触发时钟时,若输入为1,则输出值为1;若输入为0,则输出值为0。在下降沿触发时钟时,输出值保持不变。D触发器的电路图
D触发器的电路图如下所示:
相关讨论
推荐内容
视频
Verilog HDL硬件描述语言高阶培训
VLSI设计基础(数字集成电路设计基础)(东南大学)
电子设计从零开始
EDA技术与实验 哈工大 朱敏
FPGA至简设计原理与应用
IC设计与方法
工程师应该掌握的20个电路
数字电子技术基础
至简设计法教程Verilog快速掌握新版
直播回放: Keysight 小探头,大学问,别让探头拖累你的测试结果!
控制系统仿真与CAD
MIT 6.622 Power Electronics
直播回放:基于英飞凌AIROC™ CYW20829低功耗蓝牙芯片的无线组网解决方案
直播回放:ADI & WT·世健MCU痛点问题探索季:MCU应用难题全力击破!
Soc Design Lab - NYCU 2023
动手学深度学习V2
下载
D触发器工作原理
D触发器开关电路图 - 副本
FPGA中的D触发器时序关系
4013 CMOS 带置位-复位的双D触发器.pdf
40175 CMOS 四D触发器.pdf
在Quartus下使用D触发器来加入延迟
自己刚编写的vhdl语言来实现的D触发器
CD4013或74LS74双D触发器的应用实验
一种基于互补型单电子晶体管D触发器设计
CD40174BC, CD40175BC英文资料 CMOS 四D触发器
CD4017B CMOS 六D触发器英文资料
D触发器/J-K触发器的功能测试及其应用
VHDL各种D触发器程序
D触发器工作原理
D触发器组成的_2N_1_2分频电路
基于钟控神经MOS 管的多值双边沿D触发器设计
设计资源
d触发器test
WiCAN:开源 ESP32-C3 CAN 适配器,支持 USB、Wi-Fi 和 BLE
基于esp32h2的开源微型赛车,灵感来源马里奥赛车
YOLO3D:基于yolo的3D物体检测在自动驾驶应用的项目源码
一个自动驾驶行业的工程师开源的功能超全的激光SLAM
BitNetMCU:在CH32V003 RISC-V MCU上,实现MNIST手写数字识别
超小型独立自主机器人Dimebots
OpenSimpleLidar:开源激光测距仪,可用于SLAM和导航
由D触发器组成的定时电路
采用D触发器和运算放大器的湿度控制电路
CMOS边沿D触发器电路原理图
集成的D触发器的典型电路
D触发器型单脉冲发生器
D触发器电路
双D触发器式的VCO电路
D触发器型单脉冲发生器