AD9523-1/PCBZ，用于评估 AD9523-1 时钟发生器的评估板

使用 Analog Devices 的 AD9523-1 的参考设计

设计简介

AD9523-1/PCBZ AD9523-1 评估板旨在支持长期演进 (LTE) 和多载波 GSM 基站设计的时钟要求。它依靠外部 VCXO 来提供参考抖动清除，以实现可接受的数据转换器 SNR 性能所需的限制性低相位噪声要求。 AD9523-1 评估板是一个紧凑、易于使用的平台，用于评估 AD9523-1 的所有功能。评估板上安装了 122.88 MHz VCXO，提供完整的解决方案

说明

AD9523-1/PCBZ, Evaluation Board for the AD9523-1 is designed to support the clock requirements for long-term evolution (LTE) and multicarrier GSM base station designs. It relies on an external VCXO to provide the reference jitter cleanup to achieve the restrictive low phase noise requirements necessary for acceptable data converter SNR performance. The AD9523-1 evaluation board is a compact, easy-to-use platform for evaluating all features of the AD9523-1. A 122.88 MHz VCXO is mounted on the evaluation board to provide a complete solution

主要特色

Operating Frequency

122.88 MHz

参考设计下载

相关器件

器件	类型	描述	数据手册
ADCLK905BCPZ-WP	Clock Buffers and Drivers	Clock Buffer 2-OUT 1-IN 1:1 16-Pin LFCSP EP Tray	点击下载
CY7C68013A-56PVXC	USB Interface ICs	Full Speed/High Speed USB Peripheral Controller USB 2.0 3.3V Tube 56-Pin SSOP	点击下载
SN74LVC541APW	Buffers and Line Drivers	Buffer/Line Driver 8-CH Non-Inverting 3-ST CMOS 20-Pin TSSOP Tube	点击下载
SN74LVC125APW	Buffers and Line Drivers	Buffer/Line Driver 4-CH Non-Inverting 3-ST CMOS 14-Pin TSSOP Tube	点击下载
ADP150AUJZ-3.3-R7	Linear Regulators	LDO Regulator Pos 3.3V 0.15A 5-Pin TSOT T/R	点击下载
ADP1829ACPZ-R7	DC to DC Controllers	DC/DC Cntrlr Dual-OUT Step Down 720kHz 32-Pin LFCSP EP T/R	点击下载
24LC00/SN	EEPROM	EEPROM Serial-2Wire 128-bit 16 x 8 3.3V/5V 8-Pin SOIC N Tube	点击下载
278LF-24-4	Crystals	Crystal 24MHz ±50ppm (Tol) ±50ppm (Stability) FUND 30Ohm 2-Pin HC-49/SDLF SMD T/R	点击下载
ADP150AUJZ-1.8-R7	Linear Regulators	LDO Regulator Pos 1.8V 0.15A 5-Pin TSOT T/R	点击下载
ADP1713AUJZ-3.3-R7	Linear Regulators	LDO Regulator Pos 3.3V 0.3A 5-Pin TSOT T/R	点击下载
SN74LVC541APWE4	Buffers and Line Drivers	Buffer/Line Driver 8-CH Non-Inverting 3-ST CMOS 20-Pin TSSOP Tube	点击下载
AD9523-1BCPZ-REEL7	Zero Delay Buffers	Zero Delay Buffer 14-Out CMOS/HSTL/LVDS/LVPECL Differential 72-Pin LFCSP EP T/R	点击下载

群聊设计，与管理员及时沟通

欢迎加入EEWorld参考设计群，也许能碰到搞同一个设计的小伙伴，群聊设计经验和难点。入群方式：微信搜索“helloeeworld”或者扫描二维码，备注：参考设计，即可被拉入群。另外，如您在下载此设计遇到问题，也可以微信添加“helloeeworld”及时沟通。

网友评论

点击登录后，参与评论

版权和使用说明

热门项目

热门活动更多

下载中心更多

查找数据手册?

EEWorld Datasheet 技术支持

大学堂更多

论坛推荐更多

更新时间2024-11-08 07:58:11

ADI推出AD9528 JESD204B时钟和SYSREF发生器
(NASDAQ: ADI)近日宣布推出AD9528 JESD204B时钟和SYSREF发生器，以满足长期演进(LTE)和多载波GSM基站设计、防务电子系统、RF试验仪器和其他新兴宽带RF GSPS数据采集信号链的时钟要求
【CN0109】利用500MSPS/1GSPS AD9958/AD9858和时钟分配IC AD9515实现低抖动采样发生器
电路功能与优势本电路采用一个具有sub-Hz调谐分辨率的直接数字频率合成器(DDS)，作为高性能 ADC 的低抖动采样时钟源。AD9515时钟分配IC向ADC提供PECL逻辑电平。
求助帖！！！AD9516/7/8 或者类似的时钟分配器的失锁问题
首先我采用了官网提供的评估软件对其进行配置。配置图见下我通过使用示波器观察OUT2的输出正确与否，然后发现输出频率没有稳定，在198Mhz和201Mhz(后面还有小数点，但不太记得了)来回跳跃。
时钟芯片AD9516-3输出幅度较低的原因
选用AD9516-3芯片： 1、输入25MHz进REF1通道，OUT0输出80MHz，幅度只有200mV 2、降低输出频率到40MHz，幅度升高到500mV 以上输出幅度为什么达不到LVPECL
【AN-1079应用笔记】确定AD9548系统时钟低环路带宽应用中的最大容许频率漂移速率
简介： AD9548是一款配有直接数字频率合成器（DDS）的数字PLL，其中DDS的作用相当于模拟PLL中的VCO。
【CW32L052R8T6评估板测评】四、程序开发-->1、开发初始构建
【CW32L052R8T6评估板测评】四、程序开发-- 1、开发初始构建【上周下载时遭遇的灾难】在手册中了解到CW32L052仅仅支持SWD/ISP下载，

Datasheet 更多

精选电路图更多

AD9523-1/PCBZ，用于评估 AD9523-1 时钟发生器的评估板

使用 Analog Devices 的 AD9523-1 的参考设计

说明

主要特色

EEWORLD参考设计中心