加入交流群  

扫一扫,添加管理员微信
备注:参考设计,即可被拉入群
和也在搞设计小伙伴们碰一碰

收藏 

评论 

张三叔 发布

EVAL-ADF4007EB1,用于评估 ADF4007 7.5 GHz PLL 频率合成器的评估板

使用 Analog Devices 的 ADF4007 的参考设计

 
设计简介
EVAL-ADF4007EB1 评估板旨在帮助用户评估 PLL(锁相环)的 ADF4007 频率合成器的性能。该板的框图如下所示。它包含 ADF4007 合成器、用于选择分频比(8、16、32 或 64)的链接、用于参考输入以及 RF 输入和输出的 SMA 连接器。该评估板设计用于与外部 VCO 配合使用。该布局可容纳环路滤波器组件,并且还具有用于有源滤波器的运算放大器 (OP27)(如果需要)

说明

  • EVAL-ADF4007EB1, Evaluation Board is designed to allow the user to evaluate the performance of the ADF4007 Frequency Synthesizer for PLL's (Phase Locked Loops). The block diagram of the board is shown below. It contains the ADF4007 synthesizer, links for choosing the divide ratio (8, 16, 32 or 64), SMA connector for the reference input and RF input and output. The evaluation board is designed to work with external VCO. The layout accommodate loop filter components and also has an Op-Amp (OP27) for an active filter, if this is needed

主要特色

  • Output Frequency
    7500 MHz
参考设计图片
×
相关文档

!注意:请使用浏览器自带下载,迅雷等下载软件可能无法下载到有效资源。

 
相关器件
器件 类型 描述 数据手册
ADF4007BCPZ Clock Generators and Synthesizers Clock Generator 20MHz to 7.5GHz-IN 20-Pin LFCSP EP Tray 点击下载
ADF4007BCPZ-RL7 Clock Generators and Synthesizers Clock Generator 20MHz to 7.5GHz-IN 20-Pin LFCSP EP T/R 点击下载
群聊设计,与管理员及时沟通

欢迎加入EEWorld参考设计群,也许能碰到搞同一个设计的小伙伴,群聊设计经验和难点。 入群方式:微信搜索“helloeeworld”或者扫描二维码,备注:参考设计,即可被拉入群。 另外,如您在下载此设计遇到问题,也可以微信添加“helloeeworld”及时沟通。

 
查找数据手册?

EEWorld Datasheet 技术支持

论坛推荐 更多
更新时间2024-11-21 09:45:47

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

EEWORLD参考设计中心

站点相关: TI培训 德州仪器(TI)官方视频课程培训

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved