首页 > 音频视频电路 > 使用TEA2025作功放的录音机功放

使用TEA2025作功放的录音机功放

来源:互联网发布者:aerobotics 关键词: TE 功放 录音机 双声道 更新时间: 2021/09/14

TEA2025是欧洲生产的双声道功率放大集成电路,该电路具有声道分离度高、电源接通时冲击噪声小、外接元件少,最大电压增益可由外接电阻调节等特点,应用于袖珍式或便携式立体声音响系统中作功率放大。

1 .TEA2025内电路方框图及引脚功能

TEA2025集成块内部主要由两路功能相同的音频预放、功放、去耦、驱动电路、供电电路等组成,其集成块的内电路方框图及双声道应用电路如图所示。该IC采用16脚双列直插式封装,其集成电路的引脚功能及数据见表所列。

使用TEA2025作功放的录音机功放ck="window.open(this.src)" alt="点击看大图" />

使用TEA2025作功放的<strong><strong>录音机</strong></strong>功放.jpgck="window.open(this.src)" alt="点击看大图" />

2. TEA2025主要电参数

(1)极限使用条件。电源电压Vcc=15V,输出峰值电流10=1.5A。

(2)主要电参数。TEA2025集成电路工作电源电压范围为3--12 V.典型工作电压6-9 V。在Vcc=9 V,RL=8。Ta=25℃条件下,有以下主要电参数。

静态电流ICQ 最大值为50 mA,典型值为40 mA。

电压增益GV 双声道时的最大值为47 dB,最小值为43 dB,典型值为45 dB; BTL时的最大值为53 dB,最小值为49 dB,典型值为51 dB。

输出功率PO 当THD=10%,P=1 kHz时,双声道时的典型值为1.3 W, BTL时的典型值为4.7 W。

谐波失真THD 当F=1 kHz,Po=250 mW,RL=4。时,双声道时的最大值为1.5%,典型值为0.3%; BTL时的典型值为0.5%.

3. TEA2025典型应用电路

TEA2025集成电路的输出功率由电源电压和负载阻抗大小决定。既可以构成双声道功放,又可以组成BTL功放。其集成块的双声道典型应用电路如图所示,其集成块的BTL典型应用电路如图所示。

4.电路工作过程

以双声道电路为例,音频信号经电容祸合从TEA2025的⑦、⑩脚输入,先经预放大后加到功率放大器,放大后的音频信号从②、15脚输出,由输出祸合电容耦合去驱动喇叭发声。

TEA2025集成块的①脚专用于BTL方式时用,当采用双声道方式时,应将其悬空不接。

5.故除检修提示

TEA2025组成的电路出现的无声故障,应先检查外围电路,检查其⑥脚上的供电电源是否正常。如偏低,可脱开该脚再测与该脚脱开的铜箔,如供电电压上升,则多为IC内局部有短路引起的。如⑥脚供电正常,需检查IC外围电容有无失效,用万用表测量②、15电压是否为Va的一半。如测得的电压为OV或接近VccI则多为IC内的功率管损坏引起的,应重换新件。

提问/讨论

这里还没有内容,您有什么问题吗?

我要提问/讨论

推荐帖子 最新更新时间:2024-11-13 06:21

早起报到!在C2000中使用ROM
先看一下! 后面可以在里面跑一个小的OS!! 早起报到!在C2000中使用ROM
 wuyanyankeTI技术论坛
TCPMP修改(有经验的朋友帮帮忙)
我先说一下我的需求,就是要在播放影片的画面上面显示影片的码率之类的. 假设现在影片的码率是700kbps,我要在影片的某个位置显示出来,比如说左上角,这个怎么做出来呢? 或者给我指条明路. 谢谢 PS: 现在TCPMP能在我的机器上面跑了,也能正常解码. TCPMP修改(有经验的
 s_smmo嵌入式系统
交叉编译疑问:Windows PC上,利用ADS(ARM 开发环境),使用gcc 和armcc编译器
开发环境: 在Windows PC上,利用ADS(ARM 开发环境),使用gcc 和armcc编译器; 查看编译命令中的makefile文件,有用的是 gcc ****** (此处省略掉编译的文件名), 也有 armcc ****** (此处省略掉编译的文件名),最后用armli
 gf0608ARM技术
为什么ccs4跟目标版连接不上?
为什么ccs4跟目标版连接不上? 为什么ccs4跟目标版连接不上? 你这是软件打开都有问题吧?跟连接还没扯上关系 elvike 发表于 2015-11-10 10:33 你这是软件打开都有问题吧?跟连接还没扯上关系 打开过后设置好板子后点连接时出现的。。。。
 workwpDSP 与 ARM 处理器
继续好书一本啊
本帖最后由 paulhyde 于 2014-9-15 08:54 编辑 顶!!!!!!!!!!!!!!!!!!!!!! 继续好书一本啊 本帖最后由 paulhyde 于 2014-9-15 08:54 编辑 顶上去~~~~~~~~~~~~~~~~~~~~~~·
 xupeilinhong电子竞赛
TDC-时间数字转换器
在使用FPGA中的延迟链来实现tdc的时候,在对延迟链输出数据进行锁存时,由于临近时钟边沿的输入数据变化违背了触发器的建立和保持时间,导致触发器进入亚稳态,不知哪位大神能否赐教,这个亚稳态怎么处理!真的很着急~ TDC-时间数字转换器 麻烦大神们看一看,想了一个星期了还是解决
 FPGA菜鸡EE_FPGA学习乐园

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

EEWORLD 电路图 站点相关: 下载中心 Datasheet 参考设计

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved