首页 > 信号链 >高频振荡器 > 如何利用SPICE中的滞后减少磁带录音中的失真

如何利用SPICE中的滞后减少磁带录音中的失真

来源:互联网发布者:风向双子座 关键词: 建模 SPICE 更新时间: 2024/06/07

模拟磁带失真

我们在上一篇文章中讨论的模型可用于分析当将高频正弦波偏置信号添加到要录制的模拟信号时模拟磁带录音机的失真减少情况。

对于一阶,请考虑磁带没有进入饱和状态,这样该模型确实对真实磁芯形成了合理的一阶模型。也就是说,死区反映了磁芯的剩磁,这种磁滞会导致正弦波模拟信号以图 1 和图 2 中所示的方式被削波,磁滞如图 3 和图 4 所示。

图 1.从左上角顺时针方向,本系列第 1 部分的图 1 到 4 。

如您所见,这些滞后特性显然会导致严重失真。

高频 (HF) 信号示例

考虑一个大的高频正弦波磁化信号。即使有滞后,记录信号的平均值也将为零。如果该信号现在与另一个信号发生直流偏移,则 HF(高频)信号现在将基本上围绕该偏移信号摆动,与死区无关,因为大信号总是驱动磁化通过死区。尽管 HF 信号具有波形失真,但情况确实如此。

因此,HF 偏置信号的平均值将等于偏移信号,并且正是这个平均值形成了用于回放的记录信号。这样,偏移信号就不会像它是唯一施加的信号那样经历死区失真。HF 偏置的波形无关紧要,只要它的频率足够高,以至于所有杂散信号都在所需信号的带宽之外,因为它们可以被滤除。

说明这一点的示意图如下所示。二极管和电容器模拟直流滞后和非线性死区。导致失真的是死区。

您将看到高频振荡器偏置如何减少抽头录音失真。如果没有 HF 偏置,迟滞会严重扭曲输出信号。当信号改变方向时,输出直流磁化滞后于输入。但是,强制输入正负摆动会覆盖滞后,并允许输出取决于滞后曲线的平均值。输入信号由两个频率构成,以表明THD(总谐波失真) 和 IMD(互调失真)均已消除。

磁带失真减少示意图

图 2. 磁带失真减少示意图

示意图显示了三个正弦波电压的总和。两个信号代表一个多频输入,另一个是高频偏置信号。这两个信号说明了互调失真的影响。非线性系统将显示和频和差频。

原始输入/输出信号

典型的原始单输入/输出信号如下所示:

单频信号,VIN=1V

图 3. 单频信号,VIN=1V

单频信号,VIN=12V

图 4. 单频信号,VIN=12V

图 3 和图 4 显示了有效磁化信号“电压滞后”其输入,随后由于信号改变方向时出现的滞后现象而严重失真。正如我们在上一篇文章中所讨论的,产生电压滞后的标准 SPICE 技术不会对波形峰值的这种失真进行建模。

混合原始信号

混合的原始信号如下所示:

混频信号,VINA=1V,VINB=1V

图 5.混频信号,VINA=1V,VINB=1V

图 5 显示输入信号存在明显失真。

混合无偏信号的FFT(快速傅立叶变换) 如下所示:

无偏混合信号 FFT VINA=1V,VINB=1V

图 6.无偏混合信号 FFT VINA=1V,VINB=1V

无偏混合信号 FFT,VINA=6V,VINB=6V

图 7.无偏混合信号 FFT,VINA=6V,VINB=6V

在无偏条件下,这些显示出显着的 500 Hz、1kHz 和 1k5 互调失真。

混合高频信号

混合的 HF 偏置信号如下所示:

HF 偏置混合信号

图 8. HF 偏置混合信号

混合的 HF 偏置信号的 FFT 如下所示:

HF 偏置混合信号 FFT

图 9. HF 偏置混合信号 FFT

因此,添加 HF 偏压表明互调产物大大减少。

概括

本文展示了一种允许在标准 SPICE 的能力范围内对滞后进行建模的技术。可以扩展该技术以构建具有滞后的电感器,并且将在后续文章中描述这种技术。

提问/讨论

这里还没有内容,您有什么问题吗?

我要提问/讨论

推荐帖子 最新更新时间:2024-11-13 08:47

Design and Modeling of Uniplanar
Abstract-A novel uniplanar double-balanced mixer(UDBM) including coplanar wavegaide (CPW)-to-coplanar stripline (CPS) baluns as well as CPS
 JasonYoo移动便携
电源拦路虎—实践小经验
论坛版主组织这个活动挺不错的,可以按此形成一个长久的的活动,让大家把自己一些实践经验分享出来,时间短暂,先分享一个简单的,希望可以帮到需要的人。 刚毕业时候第一次电源线路设计出现问题,VIPER22A 国产和进口的都试过,一接电就烧,插上电不烧的话在测试的时候不会有问题,拔了电
 qditz电源技术
C6000 DSP代码在线编译问题
当前ARM处理器性能日益增强,在很多应用中系统中会有ARM+DSP的方案。本文提出一种新思路,通过ARM来在线编译DSP的代码,在线下载DSP的程序,并启动DSP运行。这种方法可以带来以下好处: 1、可以动态更新DSP的代码。通过集成不同的DSP库文件可以实现DSP
 JacktangDSP 与 ARM 处理器
第九届全国大学生电赛作品:光伏并网发电模拟装置设计报告1
第九届全国大学生电赛作品:光伏并网发电模拟装置设计报告1 第九届全国大学生电赛作品:光伏并网发电模拟装置设计报告1 谢谢版主分享,想求教相关问题
 qwqwqw2088模拟与混合信号
3D打印机项目—STM32F750主程序框架和界面(三)
# 3D打印机项目—STM32F750主程序框架和界面(三) ## 框架概述 由于STM32F750的硬件限制,需要将主程序放在外置FLASH。所以程序可使用BOOT+APP程序模式,BOOT程序在芯片内置FLASH启动后,加载外置FLASH,SDRAM驱动程序,跳转到主程序的
 caxfanDigiKey得捷技术专区

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

EEWORLD 电路图 站点相关: 下载中心 Datasheet 参考设计

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved